Các mạch tích hợp hiện đại ngày càng thực hiện được nhiều chức năng do đỏ mà vấn đề thiểt kế mạch càng trở nên phức tạp. Những phương pháp truyền thống như dùng phương pháp tối thieu hoá hàm Boolean hay dùng sơ đo các phân tử không còn đáp ứng được các yêu cầu đặt ra khi thiêt kê. Nhược điêm lổm nhât của các phương pháp này là chúng chỉ mô tả được hệ thống dưới dạng mạng nối các phần tử với nhau. Người thiết kế cần phải đi qua hai bước thực hiện hoàn toàn thủ công: đó là chuyển từ các yêu cầu về chức năng của hệ thống sang biểu diễn theo dạng hàm Boolean, sau các bước tối thiểu hoá hàm này ta lại phải chuyển từ hàm Boolean sang sơ đồ mạch của hệ thốnạ. Cũng tương tự khi phân tích một hệ thống người phân tích cần phải phân tích sơ đồ mạch của hệ thống, rồi chuyển nó thành các hàm Boolean, sau đó mới lập lại các chức năng, hoạt động của hệ thống. Tất cả các bước nói trên hoàn toàn phải thực hiện thủ công không có bất kỳ sự trợ giúp nào của máy tính. Người thiết kế chỉ có thể sử dụng máy tính làm công cụ hỗ trợ trong việc vẽ sơ đồ mạch của hệ thống và chuyển từ sơ đồ mạch sang công cụ tổng hợp mạch vật lý dùng công cụ Synthesis. Một nhược điểm khác nữa của phương pháp thiết kế truyền thống là sự giới hạn về độ phức tạp của hệ thống được thiết kế .Phương phảp dùng hàm Boolean chỉ có thể dùng để thiết kế hệ thống lớn nhất biểu diễn bởi vài trăm hàm. Còn phương pháp dựa trên sơ đồ chỉ có thể dùng để thiết kế hệ thống lớn nhất chứa khoảng vài nghìn phần tử.

Phương pháp thiết kế, thử nghiệm, phân tích các hệ thống số sử dụng các ngôn ngữ mô tả phần cứng nổi bật lên với các ưu điểm hơn hẳn và sẽ dần thay thế các phương pháp truyền thống. Sự ra đời của ngôn ngữ mô phỏng phần cứng đã giải quyêt được rât nhiều nhược điểm lớn của các phương pháp thiết kế trước đây: nêu các phương pháp cũ đòi hỏi phải chuyển đổi từ mô tả hệ thống (các chỉ tiêu về chức năng) sang tập hợp các hàm logic bằng tay thì bước chuyển đó hoàn toàn không cần thiêt khi dùng VHDL.

Việc tìm hiểu, nắm bắt các công nghệ hiện đại là một yêu cầu quyết định đối với sinh viên nhằm chủ động bắt kịp và làm chủ công nghệ hiện đại trên thế giới nhất là trong giai đoạn đất Nước đang trong xu thế hội nhập cùng thế giới, chính vì vậy em đã chọn đề tài nghiên cứu về ngôn ngữ mô tả phần cứng VHDL không năm ngoài mục đích trên.

TOM TAT ĐE TAI

1. Mục đích đề tài:

ưng dụng VHDL và công cụ tổng hợp, mô phỏng Quartus n thông qua vi mạch lập trình số FPGA của Altera, ứng dụng trong các thiết kế mạch số cơ bản và xử lý tín hiệu số ( lọc FIR)

2. Phương án thực hiện:

Do yêu cầu của đề tài là “ ứng dụng VHĐL trong xử lý tín hiệu số” nên trong quá trình-thực hiện đề tài tập trung vào các nội dung: tìm hiểu ngôn ngữ phần cứng trong đó tập trung vào ngôn ngữ VHDL, tìm hiểu phần mềm Quartus II, phần mềm hỗ trỢ ngôn ngữ mô tả phần cứng, thực hiện một Project, chạy kiểm tra và mô phỏng hoạt động của một mạch điện.

Nghiên cứu về xử lý tín hiệu số, các loại tín hiệu, các hệ thông số cơ bản. Các loại mạch lọc, thiết kế các mạch lọc FIR

3. Đề tài bao gồm 5 chương:

Chương I: tìm hiểu về ngôn ngữ mô tả phần cứng VHDL, sự khác biệt cơ bản của VHDL với các loại ngôn ngữ mô tả phần cứng khác. Tìm hiểu cấu trúc chương trình VHDL và tập lệnh

Chương II: tìm hiểu về phần mềm hỗ trợ ngôn ngữ mô tả phần cứng Quartus n. Thực hiện một Project sử dụng VHDL, chạy kiểm tra và thực hiện mô phỏng một thiết kế

Chương III: Tìm hiểu về xử lý tín hiệu số. Tìm hiểu các định nghĩa cơ bản, một hệ thống xử lý tín hiệu số cơ bản. Tìm hiểu lọc FIR.

Chương IV: tìm hiểu về Board mạch Apex DSP. Tập trung vào cách thực hiện chương trình đã được biên dịch.

Chương V: thực hiện các thiết kế mạch sô" cơ bản sử dụng ngôn ngữ VHDL: mạch dồn kênh, mạch Iĩiã hoá, mạch đếm .v.v . Thực hiện thiết kế mạch lọc thông thấp FIR.

4. Kết quả đạt được: đề tài đã hoàn thành những nhiệm vụ sau:

Tìm hiểu về ngôn ngữ VHDL

Tìm hiểu phần mềm Quartus II của Altera

Tim hiểu về KIT Apex DSP Development của Altera.

ứng dụng VHDL trong thiết kế mạch số cơ bản và xử lý tín hiệu số.

MỤC LỤC

NỘI DUNG Trang

Chương I: NGÔN NGỮ VHDL (Very High Description Language)

Phần A: Giới thiệu chung 1

I. Đặt vấn đề

II. Những ưu điểm của phương pháp thiết kế dựa trên 1

ngôn ngữ mô tả phần cứng

PhầnB: Ngôn ngữ VHDL

I. Giới thiệu 2

II. Những ưu điểm của ngôn ngữ VHDL so với những ngôn ngữ

mô tả phần cứng khác '3

III. Các đặc điểm chính của ngôn ngữ VHDL 4

IV. . Cấu trúc của một chương tình sử dụng VHDL 6

1. Package 6

2. Entity 7

3. Architecture 8

4. Configuration

V. Các khai báo trong VHDL: 16

1. Khai báo hỗ trỢ

2. Khai báo không hỗ ỪỢ

3. Các kiểu con

VI. Các đối tượng trong VHDL: 19

1. Hằng số

2. Khai báo biến và hằng số

3. Cạc giá trị khởi động

4. Các toán tử số học

5. Các lệnh tuần tự

6. Các lệnh đồng thời

7. Phép gán tín hiệu

8. Bản sao hợp phần 9 Lệnh khối

10. Gọi thủ tục đồng thời

11. Lệnh GENERATE

12. Sự tương thích chung GENERIC

Chương II: GIỚI THIỆU PHẦN MỀM QUARTUSII

I. Giới thiệu

II. Tạo một Project

III. Thiết kế sử dụng mã VHDL

1. Sử dụng công cụ sọan thảo của VHDL ã 2. Sử dụng các lệnh mẫu

IV. Biên dịch một thiết kế

1. Lỗi thiết kế

2. Gán chân linh kiện

V. Mô phỏng một thiết kế

1. Tạo một Waveform File

2. Mô phỏng

VI. Một sô" phương thức thiết kế khác của Quartus II

1. Sử dụng Block Editor

2. Sử dụng Text Editor

3. Sử dụng Symbol Editor

4. Sử dụng Verilog File 5 Sử dụng AHDL

Chương III: TÌM HIEU VE DSP (Digital Signal Processing) Phần A: Một số khái niệm cơ bản

I. Định nghĩa tín hiệu

II. Phân lọai tín hiệu

III. Các hệ thống xử lý tín hiệu

IV. Hệ thống xử lý số tín hiệu tương tự

1. Biển đổi A/D

2. Lấy mẫu và giữ mẫu

3. Lượng tử hóa và mã hoá

4. Biến đổi D/A

5. Hiện tượng Aliasing

6. Định lý lấy mẫu

Phần B; Tìm hiểu về lọc sô' và thiết kế bộ lọc FIR

I. Giới thiệu mạch lọc số

II. Ưu điểm so với mạch lọc tương tự

III. Lọc FIR:

1. Thiết kế mạh lọc Fir bằng phương pháp cửa sổ

2. Thiết kế mạh lọc Fir bằng phương pháp lấy mẫu ựong miền tần số

3. Thiết kế mạh lọc Fir bằng phương pháp lặp

Chương IV: Tìm hiểu về bo mạch thí nghiệm Apex DSP Development

I. Mô tả tổng quát 107

II. Sử dụng Board 108

1. Cấp nguồn

2. Cấu hình thiết bị

. 3. Khởi động lại mạch

III. Mô tả chức năng: 110

1. Thiết bị EP20K1500E-1X

2. Thiết bị định hình EPC 16

3. Các bộ chuyển đổi A/D

4. Các bộ chuyển đổi D/A

5. Các bộ khuếch đại điện áp

6. Clocks và phân phối clock 7 Bộ nhớ

8. Nguồn cung cấp

9. Giao tiếp nối tiếp

10. Giao tiếp sô

11. Công tắc chuyển mạch ngõ vào 12 Giao tiếp bộ phân tích logic

IV. Điều chỉnh các thông số của mạch lọc thông thấp 117

Chương V: ứng dụng VHDL

Phần A: ứng dụng VHDL trong thiết kế số’ 118

I. Mạch dồn 2 kênh sang 1

II. Mạch dồn 4 kênh sang 1

III. Mạch so sánh 4 bit

IV. Mạch giải mã 2 đường sang 4 đường

V. Mạch giải mã từ mã BCD sang mã Led 7 đọan

VI. Mạch chốt dữ liệu

VII. Mạch đếm

1. Mạch đếm lên

2. Mạch đếm lên đếm xuống

3. Mạch đếm lên, đếm xuống

4. Mạch đểm lên đếm xuống hiển thị ra Led 7 đọan 132

Phần B: ứng dụng VHDL trong xử lý tín hiệu số': thực hiện mạch lọc FIR 133

Kết luận và định hướng phát triển 14