MỤC LỤC

Chuong 1. Ngôn ngữ VHDL .4

1.1 Tổng quan về ngôn ngữ VHDL .4

1.2 Các đặc điểm chính của ngôn ngữ VHDL .4

1.3 Cấu trúc 1 thiết kế dùng ngôn ngữ VHDL 6

1.3.1 Entity .6

1.3.2 Architcture .6

1.3.3 Configuration .7

1.3.4 Package 8

Chương 2. Vi mạch FPGA 10

2.1 Họ vi mạch FLEX10K .10

2.1.1 Đặc điểm .10

2.1.2 Các đặc điểm khác 11

2.1.3 Kết nối linh hoạt 12

2.1.4 Mô tả tổng quát .13

2.1.5 Khối mảng lập trình được .16

2.1.6 Khối mảng logic .19

2.1.7 Phần tử luận lý 21

2.1.8 Xóa & thiết lập logic .25

2.1.9 Liên kết FastTrack 25

2.1.10 Giao diện MultiVolt IO 29

2.2 FPGA Spartan-IIE 1.8V 30

2.2.1 Giới thiệu 30

2.2.2 Tính khả dụng của sản phẩm Spartan-IIE 31

2.2.3 Thông tin loại thiết bị .32

2.2.4 Các tùy chọn kiểu thiết bị .32

2.2.5 Nhãn trên thiết bị 33

2.2.6 Mô tả cấu trúc .33

2.2.7 Khối vào ra IOB 33

2.2.8 I/O banking .35

2.2.9 Cấu hình khối logic .36

2.2.10 Logic phụ 38

2.2.11 Logic số học 39

2.2.12 Buft 39

2.2.13 RAM khổi .40

2.2.14 Phân bố block .41

2.2.15 Vòng khử trễ .41

2.2.16 Quét biên .42

2.2.17 Cấu hình 45

File cấu hình .45

Chế độ cấu hình 45

Tín hiệu 46

Quá trình xử lý .46

Các chế độ nối tiếp 49

Chương 3. Kit FPGA .56

3.1 Digilab .56

3.2 Cài đặt max+plus II .56

3.2.1 Yêu cầu hệ thống máy 56

3.2.2 Cài đặt max+plus II 56

3.2.3 cài đặt ByteBlaster cho Window NT & Window 2000 57

3.2.4 Mô tả board .59

3.2.5 Kết nổi 60

3.3 Tải file cấu hình .63

3.3.1 Hardware setup .63

3.3.2 Software setup & Download .63

Chưang 4. Phần mềm max+plus II 68

4.1 Giới thiệu chung 68

4.2 Cách sử dụng phần mềm max+plusll 68

4.3 Mô phỏng định thời trong max+plusll 71

4.4 Sử dụng chế độ Graphic Editor trong max+plusll 74

Chương 5. ứng dụng FPGA trong thiết kế số .77

5.1 Mạch giải mã 2 sang 4 đường .77

5.2 Mạch dồn kênh 2 sang 1 .78

5.3 Mạch dồn kênh 4 sang 1 79

5.4 Mạch so sánh 2 số 8 bit .80

5.5 Mạch chốt dữ liệu 81

5.6 Mạch chuyển đổi từ nhị phân sang mã BCD 82

5.7 Mạch chuyển đổi từ mã BCD sang LED 7 đoạn .83

5.8 Mạch đếm . 84

5.8.1 Mạch đếm lên 84

5.8.2 Mạch đếm xuống .86

5.9 Mạch đếm lên hiển thị ra LED 7 đọan .87

Chương 6. Kết quả thực hiện .89

6.1 Kết quả thực hiện đề tài 89

6.2 Hướng phát triển .89

6.3 Tài liệu tham khảo .89

TÓM TẮT ĐỀ TÀI

1 .Mục đích đề tài.

Tìm hiểu VHDL.

Tìm hiểu cấu trúc FPGA FLEX 10K của Altera,

ứng dụng FPGA trong thiết kế số.

2. Phương án giải quyết.

Hiện nay trên thị trường có rất nhiều loại vi mạch lập trình được, người thiết kế có thể chọn lập trình bằng Visual Basic, c++, Pascal, Abel, Assembly, Java cho PIC, GAL, 89Cxx, EPF 1 OK Ngoài ra, VHDL là ngôn ngữ mô tả phần cứng rất manh hỗ ứợ cho các vi mạch được tích hợp theo công nghệ CPLDs, FPGAs người thiết kế cũng có thể vận dụng nó vào các thiết kế cụ thể như thiết kế các mạch số, xử lý các phương trình lọc số, lập trình giao tiếp giữa máy tính kit .

3. Chọn phương án giải quyết.

Do nhiệm vụ của đề tài là tìm hiểu cấu trúc vi mạch FPGA mà đại diện là họ FLEX 1 OK của Altera & ứng dụng trong nó các thiết kế sổ nên phương án giải quyết hiệu quả nhất là dùng ngôn ngữ VHDL để lập trình cho các mạch số & thiết kế kit giao tiếp với máy tính.

4. Phương án nghiên cứu.

Đề tài gồm có 3 phần.

ãS Phần 1: Tìm hiểu cấu trúc thiết kế VHDL & cẩu trúc họ vi mạch FPGA (FLEX 1 OK & Spartan-IIE). s Phần 2: Phần này sẽ tập trung vào cách thực hiện chương trình đã được biên dịch trên KIT FPGA & Cách sừ dụng phần mềm Max+plus II, đây là phần mềm dùng để tổng họp & biên dịch các chương ứình được viết bằng ngôn ngữ VHDL, AHDL. Khi lập trình phần mềm cung cấp cho người thiết kế các hàm, cấu trúc câu lệnh do vậy người thiết kế sẽ ít mắc lỗi cú pháp trong quá trình thiết kế.

ãS Phần 3: Trong phần này sẽ tập trung nghiên cứu cách thiết kế mạch hoặc lập trình các ứng dụng cụ thể được thực hiện trên FPGA như: Thiết kế mạch giải mã, mạch mã hóa, mạch dồn kênh, mạch đếm ( mạch đếm lên hoặc mạch đếm xuống)