Mục tiêu chính của khoá luận này là nghiên cứu, nắm bắt một số công nghệ thời sự hiện nay như xử lý tín hiệu số (DSP), FPGA và ứng dụng các kiến thức này để thực hiện bộ lọc FIR thích nghi trên kit XtremeDSP Virtex-II Pro của Xilinx. Bố cục của luận văn được chia làm 2 phần chính: phần lý thuyết và phần thực hành trên FPGA. Phần lý thuyết được chia thành 4 chương, trình bày các kiến thức liên quan đến thiết kế mạch số bằng ngôn ngữ VHDL, cấu trúc FPGA cũng như các kiến thức liên quan đến thiết kế bộ lọc số như bộ lọc FIR, lọc thích nghi. Đây là những kiến thức nền tảng quan trọng cho phần thực nghiệm ở phần sau.

[FONT="]Trong phần thực nghiệm, trình bày các kết quả đã đạt được trong thời gian làm khoá luận bao gồm sự thực hiện trên kit FPGA bộ lọc FIR truyền thống, bộ lọc FIR theo kiến trúc Systolic array, bộ lọc FIR thích nghi để khử nhiễu 50Hz. Trên cơ sở kết quả đó đưa ra các phân tích đánh giá về hiệu suất của từng bộ lọc và khả năng ứng dụng của các bộ lọc đó trong thực tế.

BẢNG KÝ HIỆU VIẾT TẮT 2

LỜI MỞ ĐẦU 3

Chương 1. 3

TỔNG QUAN VỀ FPGA VÀ NGÔN NGỮ VHDL 3

1.1. TỔNG QUAN VỀ FPGA 3

1.1.1. Lịch sử ra đời của FPGA 3

1.1.2. Khái niệm cơ bản và cấu trúc của FPGA 3

1.1.3. Các ứng dụng của FPGA 3

1.2. TỔNG QUAN VỀ NGÔN NGỮ VHDL. 3

1.2.1. Giới thiệu về ngôn ngữ mô tả phần cứng VHDL 3

1.2.2. Cấu trúc một mô hình hệ thống mô tả bằng ngôn ngữ VHDL 3

Chương 2. 3

BỘ LỌC FIR 3

2.1.BỘ LỌC FIR TRUYỀN THỐNG 3

2.2. BỘ LỌC FIR SỬ DỤNG KIẾN TRÚC SYSTOLIC ARRAY 3

2.2.1. Tổng quan về systolic array. 3

2.2.2. Bộ lọc FIR thực hiện theo kiến trúc systolic array một chiều. 3

Chương 3. 3

BỘ LỌC FIR THÍCH NGHI DÙNG THUẬT TOÁN LMS 3

3.1. ĐẶT VẤN ĐỀ. 3

3.2. CẤU TRÚC CỦA MẠCH LỌC THÍCH NGHI 3

3.3. MẠCH LỌC WIENER FIR 3

3.4. CÁC THUẬT TOÁN THÍCH NGHI VÀ ỨNG DỤNG 3

3.4.1. Phương pháp giảm bước nhanh nhất 3

3.4.2. Thuật toán toàn phương trung bình tối thiểu (LMS) 3

Chương 4. 3

HỆ THỐNG SỐ BÙ HAI VÀ CÁC PHÉP TOÁN 3

4.1. BIỂU DIỄN SỐ ÂM TRONG HỆ THỐNG SỐ BÙ HAI 3

4.2. THỰC HIỆN CÁC PHÉP TÍNH TRONG HỆ THỐNG SỐ BÙ HAI 3

4.2.1. Thực hiện phép cộng trong hệ thống số bù hai 3

4.2.2. Thực hiện phép trừ trong hệ thống số bù hai 3

4.2.3. Hiện tượng tràn số. 3

4.2.4. Thực hiện phép nhân trong số bù hai 3

Chương 5. 3

THỰC NGHIỆM . 3

5.1. MÔ TẢ PHẦN CỨNG CỦA KIT VIRTEX-II PRO 3

5.2. KẾT QUẢ THU ĐƯỢC VỚI BỘ LỌC FIR TRUYỀN THỐNG 3

5.3. KẾT QUẢ THU ĐƯỢC VỚI BỘ LỌC FIR THEO KIẾN TRÚC SYSTOLIC 3

5.4. KẾT QUẢ THU ĐƯỢC VỚI BỘ LỌC FIR THÍCH NGHI 3

KẾT LUẬN 3

TÀI LIỆU THAM KHẢO 3

PHỤ LỤC 3