Nội dung của khóa luận là mô tả các bước thiết kế một bộ phát tín hiệu dùng công nghệ FPGA với nhiệm vụ chính là phát mã Walsh để mã hóa dữ liệu phục vụ cho hệ Testbed đo kênh MIMO. Trong thiết kế cụ thể sẽ phát ra hai dòng dữ liệu với mỗi dòng dữ liệu ra đã được mã hóa bằng hai mã Walsh khác nhau, sau đó được đưa qua bộ lọc cosin tăng để tạo dạng xung. Với mục đích là thiết kế cho hệ Testbed MIMO, khóa luận cũng đưa ra kiến thức liên quan đến MIMO. Bên cạnh đó khóa luận còn đề cập đến các kiến thức cơ bản để có thể sử dụng Kit Virtex 4 vào thiết kế, bao gồm các kiến thức cơ bản liên quan đến phần cứng và phần mềm của Kit Virtex 4 – Kit đã dùng để thực hiện các kết quả trong khóa luận.

MỞ ĐẦU 1

CHƯƠNG 1: GIỚI THIỆU VỀ KĨ THUẬT MIMO VÀ FPGA 2

1.1. Giới thiệu về MIMO. 2

1.1.1. Khái niệm. 2

1.1.2. Lịch sử phát triển. 2

1.1.3. Phân loại. 3

1.1.4. Ứng dụng của MIMO. 4

1.2. Giới thiệu về FPGA. 4

1.2.1. Khái niệm. 4

1.2.2. Ứng dụng. 6

1.2.3. Hệ thống mạch liên kết. 7

1.2.4. Các phần tử tích hợp sẵn. 7

CHƯƠNG 2: NGÔN NGỮ VÀ MÔI TRƯỜNG LẬP TRÌNH CHO FPGA 9

2.1. Ngôn ngữ lập trình cho FPGA. 9

2.1.1 Giới thiệu. 9

2.1.2. Ngôn ngữ VHDL. 9

2.1.2.1. Khái niệm. 9

2.1.2.2. Cấu trúc một mô hình hệ thống mô tả bằng VHDL. 10

2.1.3. Giới thiệu khái quát về ngôn ngữ Verilog. 12

2.2. Môi trường lập trình cho FPGA. 14

2.2.1. ISE. 14

2.2.2. Các bước để tạo ra một thiết kế với ISE. 15

2.2.2.1. Tạo một Project. 15

2.2.2.2. Tạo mã nguồn VHDL. 16

2.2.2.3. Mô phỏng. 17

2.2.2.4. Tạo ràng buộc thời gian. 19

2.2.2.5. Gán chân. 19

CHƯƠNG 3: CÁC ĐẶC ĐIỂM CƠ BẢN CỦA VIRTEX 4 VÀ CÁC PHẦN MỀM HỖ TRỢ 20

3.1. Những đặc điểm cơ bản của XtremeDSP Development Kit Pro (Virtex IV). 20

3.1.1. Giới thiệu chung. 20

3.1.2. Các thành phần chính của Virtex 4. 21

3.2. Các phần mềm chuyên dụng hỗ trợ kit Virtex 4. 28

3.2.1. FUSE. 28

3.2.2. Matlab và các gói công cụ Xilinx hỗ trợ cho Matlab. 28

CHƯƠNG 4: THỰC HIỆN MÔ HÌNH THIẾT KẾ VỚI KIT VIRTEX-4. 32

4.1. Giới thiệu. 32

4.2. Hai khối chức năng chính trong sơ đồ. 32

4.2.1. Khối tạo mã Walsh. 32

4.2.1.1. Lý thuyết về mã Walsh. 32

4.2.1.2. Thực hiện trong thiết kế. 35

4.2.1.3. Sơ đồ và kết quả mô phỏng bộ tạo 2 dãy Walsh (4,16) và (3,16). 35

4.2.2. Khối mã hóa cosin tăng (Raised-Cosine). 36

4.2.2.1. Lý thuyết. 36

4.2.2.2. Thực hiện trong thiết kế. 40

4.2.3. Khối tạo dữ liệu. 43

4.2.4. Các khối khác. 43

4.3. Mô hình thiết kế và kết quả thu được. 44

4.3.1. Mô hình mô phỏng với các khối trong gói cung cấp bới Xilinx và trong System Generator. 44

4.3.2. Kết quả mô phỏng. 45

4.3.3. Thực hiện chương trình trên Kit Virtex 4 và kết quả thu được. 45

4.3.3.1. Thực hiện trên Kit Virtex 4. 45

4.3.3.2. Kết quả thu được. 46

KẾT LUẬN 4