4. 3       Bus địa chỉ

            Phần này sẽ mô tả cách thức một phần tử đọc/ ghi đơn được chọn từ rất nhiều kết nối tới bus.

Trong mạng Telephone đường dây chung đã được đề cập tới ở phần đầu chương chúng ta đã biết rằng tất cả các phần tử của hệ thống phải trả lời mọi cuộc gọi đến để phần tử được chỉ định có thể được chọn. Trong hệ thống bus máy tính, việc chỉ định phần tử được chọn không thực hiện trên bus dữ liệu thay vào đó người ta sử dụng một hệ thống bus nhiều đường thứ hai được gọi là bus địa chỉ. Nú nối đến tất cả các phần tử slave và mỗi phần tử được gán một mã hay mẫu định trước duy nhất gọi là địa chỉ.

Phần tử làm nhiệm vụ điều khiển việc trao đổi được gọi là bus-master; các phần tử còn lại chịu sự điều khiển này gọi là slave. Master xác định slave được tham gia trao đổi dữ liệu bằng cách đặt mã hay mẫu của slave được chỉ định lên bus dữ liệu. Tất cả các slave đều phải thấy được bus này và nú chỉ được phép trao đổi dữ liệu khi mã của nú trùng với mã trên bus địa chỉ. Trong một máy vi tính, bộ vi xử lý thường là master của bus và một cách không thay đổi nú có mặt trong mọi quá trình trao đổi ghi/ đọc dữ liệu; nú chỉ cần sử dụng bus địa chỉ để xác định một phần tử slave đơn.

Mọi mẫu bit có thể của bus địa chỉ đều có thể được sử dụng để xác định những phần tử khác nhau. Trong máy vi tính với một từ 8 - bit dữ liệu, thường có 16 đường bus địa chỉ do đó có thể có được 216 địa chỉ phân biệt.

Với mỗi bus địa chỉ 16 bit, nú có thể được xem ở cách nhìn đầu tiên, mỗi trong số 65336 phần tử slave riêng biệt cần tới một bộ giải mã địa chỉ 16 bit để xác nhận địa chỉ duy nhất của nú. Hầu hết không gian địa chỉ trong máy tính được gán cho những phần tử nhớ. Những mạch nhớ khối nằm ở tầng mà các cell nhớ 256K bit nhị phân có thể được gắn vào một chip silicon.

Nhìn chung, những chip nhớ 16K được cấu tạo từ ma trận 128  * 128 những cell một bit riêng biệt. 8 chip được sắp xếp song song với nhau để tạo nên những nhân tố nhớ 16K-8bit, mỗi chip cho 1 bit trong 8 bit từ máy và được kết nối đến một đường dây tương ứng của bus dữ liệu. Ma trận bit - cell được miêu tả ở hình 4. 8 cho thấy cách sắp xếp việc giải mã của chip sử dụng14 bit địa chỉ để định rõ mỗi cell riêng biệt. 2 bộ giải mã đường 7 - 128 được đưa vào hệ thống mạch logic điều khiển của chip nhớ. 2 đường địa chỉ còn lại được giải mã trong bộ giải mã đường 2 - 4 để chia không gian địa chỉ thành 4 khối logic hay 4 cung tròn (hình 4.9).

Các đầu ra của bộ giải mã này được gửi đến đầu vào CHIP ENABLE được nhúm lại ở mỗi hàng của chip nhớ; đầu vào CHIP ENABLE cho phép chip được chọn lựa để trao đổi với bus dữ liệu. Vì vậy 3 khối nhớ đầu tiên của không gian địa chỉ được giải mã hoàn toàn với các phần tử nhớ 48K.16kK